FPGA 벤더에 묶이지 않고 RTL부터 Hi-Rel까지, 한 합성 패밀리로 성능·면적·신뢰성을 닫습니다.
벤더 독립 FPGA 합성의 기준 엔진. 성능과 면적을 한 환경에서 맞추고 FormalPro 등가 검증으로 이어집니다.
온칩 디버그, Resource Manager, DO-254 유틸리티로 복잡한 FPGA의 클로저를 앞당깁니다.
TMR과 Safe FSM으로 SEU/SET를 합성 단계에서 완화하고 고신뢰성 Mil-Aero 플로우를 닫습니다.
온칩 디버그와 리소스 매니저가 합성 결과를 다음 단계로 바로 넘깁니다.
벤더 독립 합성으로 QoR을 고정하고, 블록 단위 자원 최적화 후 벤더 P&R로 끊김 없이 전달합니다.
단일 사건 효과(SEE)를 합성 옵션으로 완화하고, 등가 검증까지 같은 플로우에서 닫습니다.
SEU/SET를 합성 단계에서 삽입·완화해 Mil-Aero 고신뢰성 요구를 앞당깁니다.
RTL·게이트·완화 넷리스트를 FormalPro로 증명해 재작업 루프를 줄입니다.
고신뢰성 대상 RTL을 벤더 독립 엔진으로 합성합니다.
SEU·SET 완화를 합성 옵션으로 삽입합니다.
완화된 넷리스트를 벤더 P&R로 끊김 없이 전달합니다.
RTL·게이트·완화 넷리스트의 등가를 같은 플로우에서 증명합니다.
AMD, Intel, Microchip 등 FPGA 벤더별 툴 체인을 오가지 않고, 하나의 Precision 엔진으로 성능·면적·타이밍을 맞춘 뒤 각 벤더 P&R로 넘길 수 있습니다.
일반 FPGA 합성은 Precision RTL, 온칩 디버그와 리소스 관리가 필요하면 RTL Plus, SEU/SET 완화와 DO-254·Mil-Aero 요구는 Hi-Rel을 선택합니다.
Hi-Rel의 TMR/Safe FSM과 FormalPro 등가 검증을 합성 단계에 넣어, 인증 플로우의 재작업 루프를 줄입니다.
프로젝트 요구사항에 맞는 제품 구성과 도입 검토를 도와드립니다.
제품 상담과 기술 문의를 통해 자세한 내용을 확인하세요.
사이트 검색