HDS 교육은 HDS 를 이용한 Design Creation 에서 ModelSim 이용한 간단한 Simulation 방법까지 전반적인 툴에 대한 소개와 사용법에 대한 교육입니다. 직접 HDS 에서 제공하는 기능을 이용하여 Design 과 Test-Bench 를 설계하고, 그려진 설계한 Design 을 가지고 ModelSim 을 통해 Simulation 을 진행하는 방법까지 진행됩니다.

일시 : 2025. 11. 11(화) ~ 12(수), 10:00 ~ 17:00

장소 : 서울 영등포구 선유로 이앤씨드림타워 315호

교육내용 : HDS(HDS Library, Block Diagram Text Design, State Machine Design), Flow Chart Design(ModelSim/Questa 연동, FPGA Vendor IP, Design Rule Checker를 이용한 Design Review)

Tessent IJTAG는 Tessent 및 3rd party IPs 에 대한 automated insertion, ICL extraction, pattern generation 및 retargeting 기능을 갖춘 완벽한 DFT 솔루션입니다. 다양한 테스트 IP를 사용하여 테스트 작업을 수행하기 위해 Tessent Tool 과 함께 IEEE 1687 IJTAG 표준을 사용하는 방법을 배우게 됩니다.

일시 : 2025. 11. 26(수) ~  27(목), 10:00 ~ 17:00

장소 : 서울 영등포구 선유로 이앤씨드림타워 315호

교육내용 : IEEE 1687 Introduction + Lab1 , Tessent IJTAG Overview, Basic IJTAG Flow + Lab3 , ICL, PDL Retargeting and Reuse + Lab4 , Migrating Designs to Tessent IJTAG + Lab5,

ICL Network Extraction + Lab6

Tessent IJTAG in the Tessent Flow + Lab7

Questa Visualizer 교육은 제품의 전반적인 소개와 사용법을 다루는 과정입니다. 이 교육에서는 Compile, Simulation 뿐만 아니라, Questa Visualizer 에 포함된 여러 Debugging 기능을 이용한 검증 방법과 성능 향상에 대한 내용으로 진행됩니다.

일시 : 2025. 11. 26(수) ~ 27일(목), 10:00 ~ 17:00

장소 : 서울 영등포구 선유로 이앤씨드림타워 315호

교육내용 : QuestaSim 및 Questa Visualizer 소개, Questa Visualizer GUI 의 핵심 기능 설명, Command 를 이용한 Simulation 기법, Code Coverage 수행 방법 및 옵션 설명

PADS Basic 교육은 매뉴얼 교육으로 Logic, Layout에 대한 전반적인 툴 소개와 사용법에 대한 교육입니다. 직접 라이브러리를 작성하여 회로도를 그리고, 그려진 회로도에서 NetList를 추출하여 Layout에서 배선 및 모든 작업을 완료하신 후에 Gerber 파일 작성까지 진행됩니다.

일시 : 2025. 12. 3(수) ~ 5(금), 10:00 ~ 17:00

장소 : 서울 영등포구 선유로 이앤씨드림타워 315호

교육내용 : PADS Logic, PADS Layout, Library 관리 및 Part/PCB Decal/Symbol 생성, PADS 3D, Gerber 생성