SILICON TEST & YIELD

복잡한 SoC의 제조 테스트와 수율 램프를
한 흐름으로, Siemens Tessent

Tessent 제품군은 가장 복잡한 SoC의 제조 테스트, 디버깅, 수율 향상 문제를 해결하기 위한 통합 실리콘 테스트 및 DFT 솔루션입니다. 로직·메모리·멀티다이 테스트를 단일 플랫폼에서 자동화합니다.

Flagship

테스트 비용과 DFT 일정을 동시에 줄입니다

압축 ATPG와 계층적 스캔 네트워크로 커버리지는 유지하고 패턴 볼륨·전력을 낮춥니다.

Scan Compression

TestKompress

칩 내장 압축 기술(EDT)로 결함 커버리지를 유지하면서 테스트 데이터와 시간을 줄여 제조 테스트 비용을 최소화합니다.

Hierarchical DFT

Streaming Scan Network

코어 레벨과 칩 레벨 DFT 요구 사항을 분리하여 개발 시간을 단축하고 테스트 전력 소비를 최대 90%까지 줄입니다.

DFT Domains

4대 핵심 테스트 도메인

스캔·메모리·기능안전·멀티다이를 하나의 Tessent 플로우로 연결합니다.

Scan & Logic BIST

로직 및 스캔 테스트

ScanPro의 VersaPoint와 LogicBIST를 결합해 테스트 커버리지를 높이고 ATPG 패턴 볼륨을 2~4배 감소시킵니다. 자동차·의료 등 안전 필수 장치에 적합합니다.

ScanPro
LogicBIST
VersaPoint
MemoryBIST

임베디드 메모리 테스트

내장 메모리의 테스트, 수리, 디버그를 통합 자동화합니다. 외부 리소스 없이 동작하는 전력 인지 온칩 자가 수리와 ECC 기반 수리를 지원합니다.

At-speed BIST
온칩 자가 수리
ECC Repair
Functional Safety

차량용 기능안전

MissionMode는 차량 구동 중에도 IC 테스트와 진단에 접근하는 인프라를 제공하며 ISO 26262 인증을 받았습니다. DefectSim은 트랜지스터 레벨 결함 평가를 자동화합니다.

ISO 26262
MissionMode
DefectSim
Multi-die

2.5D / 3D 패키징 테스트

2.5D 및 3D 적층 IC를 위한 IEEE 1838 표준 호환 하드웨어 생성과 테스트 액세스 아키텍처 정의를 자동화합니다.

IEEE 1838
3D IC
SSN
Portfolio

Tessent 제품 포트폴리오

단일 데이터베이스와 표준 인터페이스로 DFT 구현 속도와 팀 협업을 높입니다.

Tessent Platform

Tessent Platform

단일 통합 데이터베이스와 IEEE 1687(IJTAG) 인프라로 DFT 구현 속도를 높이고 팀 간 협업을 간소화합니다.

IJTAG & BoundaryScan

IJTAG · BoundaryScan

칩렛 및 3D IC에 필수적인 IJTAG 패턴 로딩을 가속하고, IEEE 1149.1 바운더리 스캔 지원을 자동화하여 시장 출시 시간을 단축합니다.

AnalogTest

AnalogTest

아날로그 테스트 패턴 개발 및 검증 시간을 수개월에서 수시간으로 단축하여 테스트 비용을 줄입니다.

FAQ

자주 묻는 질문

복잡한 SoC의 제조 테스트 비용, DFT 개발 기간, 수율 램프, 인시스템 품질 검증을 한 플랫폼에서 다룹니다. 로직·메모리·멀티다이·아날로그 테스트를 단일 데이터베이스로 연결합니다.

MemoryBIST는 임베디드 메모리의 고속 테스트·진단·수리를 자동화합니다. LogicBIST는 디지털 로직의 내장 자가 테스트로, 자동차·의료 등 안전 필수 장치의 ISO 26262 인시스템 테스트에 사용됩니다.

LogicBIST, MissionMode, DefectSim으로 제조 테스트뿐 아니라 차량 구동 중 인시스템 테스트와 결함 평가까지 지원합니다. MissionMode는 ISO 26262 인증 인프라입니다.

Tessent로 실리콘 테스트와 수율 램프를 시작하십시오

고객사 SoC 아키텍처에 맞춘 DFT·BIST 도입과 라이선스 상담을 지원합니다.

기술/영업 문의 02-2069-0099 · ㈜이디앤씨