9월 082013
 

Mentor Graphics 의 HDL Simulator 인 ModelSim/Questa 는 ASIC/FPGA 설계를 위한 여러 표준 규격과 OS Platform 을 가장 광범위하게 지원하고, 다양한 3rd Party Tool 과 서로 연계되어, 개발자 엔지니어에게 완벽한 개발 및 디버깅 환경을 지원합니다. […]

10월 102012
 

Modelsim은 뛰어난 성능과 Code Coverage 및 여러 Debugging 기능을 이용하여 대형 사이즈 및 시스템을 Simulation 하고, ASIC SIGN OFF를 달성하기 위해 필요한 조건을 갖추고 있고, Multi language 환경에서의 설계 검증 역시 지원 하고 있습니다.
ModelSim S/W 는 FPGA & ASIC 설계를 위한 여러 표준 규격과 Platform을 가장 광범위하게 지원하고 있으며, 다양한 3rd Party Tool들과 서로 연계되어, 개발 엔지니어분들께 완벽한 개발환경과 성능을 제공합니다.

 Posted by at 18:40
9월 112012
 

Precision은 HDL(VHDL, Verilog, SystemVerilog) code 와 Synopsys Design Constraint(SDC)를 이용하여, 원하는 성능의 FPGA Netlist로 변환 해 주는 FPGA Synthesis 툴 입니다. 모든 FPGA를 지원함으로써 Design Architecture에 따라, 최적의 FPGA Device를 선정하여 사용할 수 있습니다.

 Posted by at 10:22
9월 112012
 

FPGA 및 ASIC/ASSP을 설계에 있어, 기존의 Design 즉 IP의 재사용율이 80%를 넘고 있으며 동시에 개발기간 단축으로 인해 설계 시간이 매우 짧아지고 있습니다. 이에 따른 문제들(IP Re-use, 짧은 설계 시간, 프로젝트 팀원간의 원활한 협업, Design Data Management 등)에 대한 해결 방법을 제시합니다.

 Posted by at 10:08