

TANNER L-EDIT을 사용한 LUCEDA PHOTONIX의 실리콘 PIC 솔루션

WIM BOGAERTS, PIETER DUMON 및 MARTIN FIERS 공저, LUCEDA PHOTONICS
JEFF MILLER, MENTOR GRAPHICS

LUCEDA
PHOTONICS

Mentor[®]
A Siemens Business

A M S D E S I G N & V E R I F I C A T I O N

W H I T E P A P E R

www.mentorkr.com

실리콘 포토닉스란?

실리콘 포토닉스(Silicon Photonics)란 IC 기술의 일종으로, 데이터를 광 도파관을 사용한 칩으로 배선되는 빛을 사용해 전송하는 기술입니다(그림 1 참조). 실리콘 포토닉스는 입/출력 수준이 높은 대역폭 응용 분야에서 문제를 해결하는 방법으로 가장 잘 알려져 있습니다. 예를 들어, 데이터 센터 내 대역폭 요구 사항이 점차 늘어나고 있기 때문에 광 송신 및 수신 헤드가 점점 보드와 IC에 더 가깝게 배치되고 있습니다. 그러나 설계자들은 이 기술을 바이오 센서, 의료용 진단 기기 및 환경 모니터링 등의 분야에도 적용합니다. 광 IC(Photonic IC, PIC)는 용도에 관계없이 항상 전기 회로에 통합해야 하며, 이로 인한 독특한 문제가 발생하게 됩니다. PIC(Photonic Integrated Circuit)에 필요한 주요 기능은 다음과 같습니다.

- **광 생성:** 레이저 또는 LED를 외부 광원으로 사용하거나 IC에 장착(이 경우가 점점 늘고 있음), 또는 IC와 함께 조밀하게 통합하기도 합니다.
- **조도 조절:** 스위칭 또는 광반송자(Optical Carrier)에서 데이터 스트림을 조절하는 데 씁니다. 이를 위해 도파관 코어의 전기 캐리어(전자 및 홀)의 밀도를 사용하여 광선의 상을 조절하거나, 전계 흡수를 사용하여 광 진폭을 조절 합니다.
- **분할, 결합 및 교차:** 광선이 배선되면서 광출력의 일부를 모니터링, IC에서 또는 IC 외부에서 결합하거나 두 개의 도파관을 교차하도록 하기 위해 분할해야 하는 경우가 많습니다.
- **광 탐지:** 빛의 강도에 반응하는 광 다이오드를 사용합니다.
- **파장 필터링:** 특정 광학 파장을 걸러내거나 여러 개의 파장을 하나의 광 도파관에서 한꺼번에 조합하기 위한 기능입니다.
- **칩 주변 시스템에 결합:** 광섬유, 기판 수준 도파관 또는 자유 공간 광학(Free-Space Optics, FSO)에 연결된 광학 "프로브 패드(probe pad)"를 사용합니다.




그림 1: 파장분할 멀티플렉서 링크에 배열한 PIC 구성 요소.

PIC 설계의 문제점

실리콘 포토닉스 기술로 이뤄낼 수 있는 것과 설계자가 실제로 설계하여 시뮬레이션할 수 있는 기능 사이에는 큰 차이가 있습니다. 이 차이는 주로 다음과 같은 몇 가지 난점에 기인합니다.

- 1. PIC의 물리적 레이아웃.** 포토닉스 레이아웃은 전자식 레이아웃과는 많이 다릅니다. 포토닉 장치에는 대개 매끄러운 도파관 벤드를 정의하기 위한 곡선 형태가 포함됩니다. 이러한 도파관은 전파 손실을 막기 위해 벤드 직경을 최소화 하는 것이 좋습니다. 포토닉 회로 레이아웃은 보통 한 계층만 차지하는데, 복잡한 회로를 한 계층에만 배선하는 것은 까다롭기도 하고 상호 연결점을 교차시키지 않으면 불가능한 경우도 많습니다. 설계자는 일반적으로 레이아웃의 사소한 부분까지 철저히 통제하고자 하는 동시에 좀 더 많은 부분이 자동화되기를 바라기도 합니다.
- 2. PIC의 물리적 검증.** 포토닉 설계에는 대개 일련의 특별한 설계 규칙 검사(DRC)가 필요합니다. 그러나 도파관의 곡선형 경로 때문에 이를 구현하기가 쉽지 않을 수 있습니다. 한 가지 큰 문제는 레이아웃과 회로도 비교(LVS) 검증입니다. PIC 레이아웃에서 기술적 동작을 추출하는 것은 전체적인 전자기 시뮬레이션을 수행하지 않고는 좀처럼 쉽지 않은 일입니다. 설계의 상호 연결점만 간단하게 검사하는 것만도 어렵습니다(그림 2 참조).




그림 2: (a) 제대로 된 연결, (b) 물리적으로는 접촉하지만 각이 일치하지 않아 손실과 반사 초래, (c) 인접한 도파관이 물리적 접촉 없이 소산 결합될 수 있음, (d) 도파관이 교차할 수 있으나 결합이 거의 없거나 전혀 없음.

- 3. 제조 프로세스의 가변성.** 실리콘 포토닉스는 비굴절률차(Refractive Index Contrast)가 커 빛을 미크론 미만 단위의 도파관 코어에 가둬 버립니다. 하지만 효율적인 굴절률은 단면의 실제 형상에 좌우됩니다. 중요 치수가 200nm일 때 나노미터 수준의 변형만 가해도 광학 동작에 큰 영향을 미칠 수 있습니다. 제조 가변성 효과를 감안하여 회로를 효율적으로 시뮬레이션하는 것이 까다로운 난제일 뿐만 아니라, 이러한 가변성이야말로 실리콘 포토닉스 분야가 상대적으로 성장이 덜 된 분야라는 이유이기도 합니다.
- 4. 실리콘 포토닉스 설계의 본질적인 맞춤 제작 특성.** 오늘날 실리콘 포토닉스 제작을 위한 파운드리 프로세스 설계 키트에는 일반적으로 기본 셀이 20-50개 정도 포함되어 있으며, 키트의 완성도는 그다지 높지 않습니다. 첫 반복 재현 작업 후 수행된 대부분의 IC 설계의 경우 기본 셀의 많은 부분을 맞춤 설계한 셀이 차지하는데, 이렇게 하려면 광범위한 장치 시뮬레이션이 필요합니다(전자기, 전기 광학 및 열 작동 등). 가까운 미래에는 이러한 상황이 그대로 유지될 것으로 전망됩니다. 디바이스 TCAD(Technology Computer-Aided Design)는 제조 영역에만 한정된 것이 아니라 각 설계 팀의 주된 업무이기도 합니다. 따라서 디바이스 TCAD가 설계 플로우의 나머지 부분과 효율적으로 결합해야 합니다. 또한 설계자는 일반적으로 전체 자동화 기능을 활용하기보다 아주 사소한 부분까지 철저히 직접 제어하고자 합니다.
- 5. 전자 회로에 통합된 복잡한 광 회로의 공동 설계.** 광 회로와 전자 회로를 모두 사용한 결합형 레이아웃은 풀기 어려운 난제입니다. 두 회로의 본질적인 특성에 큰 차이가 있기 때문입니다. 전기 회로의 배선이 광학 동작에 영향을 미쳐서는 안 되며, 그 반대의 경우도 마찬가지입니다. 그보다 더

큰 문제는 광 회로와 전자 회로의 공동 시뮬레이션입니다. 광파(Light Wave)는 주파수가 매우 높은 전자기파(300THz)이기 때문입니다. 회로 시뮬레이션은 대개 시뮬레이터를 사용하여 수행하는데, 이들은 전자용으로 사용하는 SPICE 시뮬레이터와 매우 다른 수식 체계(formalism)를 사용합니다.

6. 설계 플로우를 아카데미용에서 생산수준급의 IC로 확장. 안정적인 설계 플로우에는 바로 생산에 도입할 수 있는 환경에 앞서 발생하는 난제를 해결할 광 기능을 통합해야 합니다. 레이아웃, 모델링과 기능 테스트를 단일 플로우만이 아니라 설계자들에게 친숙한 패러다임을 사용하는 잘 정립된 전자 설계 환경에도 통합해야 합니다.

IPKISS.EDA 설계 프레임워크 솔루션

PIC 설계자는 자신이 제작한 IC가 설계에 한 치도 틀림없이 정확히 일치하는지 확인하기 위해 설계 프레임워크를 철저히 통제할 수 있어야 하며, 광 회로에 수반되는 문제를 극복해야 하기도 합니다. Luceda Photonics에서 IPKISS.eda 설계 프레임워크를 만든 것은 이 때문입니다(그림 3 참조). 이 프레임워크는 Tanner L-Edit 레이아웃 편집기를 기반으로 구축하여 Tanner Calibre® One 물리적 검증 소프트웨어 제품군에 원활하게 접목됩니다. L-Edit에는 풍부한 레이아웃 기능이 탑재되어 있으며, IPKISS의 파라미터화된 광 구성 요소 및 프로세스 개발 키트(PDK)로 이루어진 라이브러리를 함께 활용하면 설계자가 여러 가지 광 구성 요소를 레이아웃에 자유자재로 끌어다 놓고 도파관을 통해 즉시 연결해볼 수도 있습니다. 동시에 단면 모양, 밴드 및 궤적 등도 완벽하게 제어할 수 있습니다.

반사나 도파관 교차에 의해 발생하는 감쇠 현상 등과 같은 포스트 레이아웃 효과도 시뮬레이션을 통해 감안됩니다. IPKISS.eda에는 광학 영역용 콤팩트 모델 시뮬레이터인 CAPHE가 포함되어 있어 대형 광 회로 관련 작업을 처리할 수 있습니다. 여기에는 극히 비선형적인 장치와 피드백도 포함됩니다. 회로의 실제 레이아웃은 장치 모델에 따라 감안하며 레이아웃과 모델 보기 사이의 긴밀한 결합을 통해서도 감안합니다. 설계 플ро우는 DRC 설비로 지원하여 설계를 제조 공장에 보내기 전에 설계 품질을 확인하게 됩니다. 설계자는 Python 스크립팅 언어를 통해 IPKISS.eda 내 설계 플로우의 모든 측면을 미세하게 제어할 수 있습니다.




그림 3: IPKISS.eda PIC 설계 플로우.

“PIC 설계자들도 전자IC 설계자들이 당연하게 기대하는, 처음부터 정답을 도출하는 설계 경험을 요구하는 사례가 점차 늘고 있습니다. 따라서 저희는 업계에서 신뢰받는 IPKISS PIC 설계 툴을 L-Edit에 통합하여 PIC 설계자들이 자신이 보유한 전문 PIC 지식을 안정적인 전자 설계 플로우에 조합해 설계 수율을 개선할 수 있도록 하였습니다. Tanner 팀과 협력하기로 결정한 것은 L-Edit의 기능이 PIC 설계에 매우 적합하기 때문이며, Tanner 팀 여러분이 자사 툴에 혁신적인 솔루션을 도입하기 위해 열성적으로 성원해주셨기 때문입니다.” Luceda Photonics의 최고 기술 경영자(CTO) Pieter Dumon의 말입니다.

L-Edit은 Si2에서 관리하는 OpenAccess 데이터베이스 표준을 지원합니다. Si2 측에서는 다음과 같이 입장을 표명했습니다. “OpenAccess 데이터베이스는 전 세계에서 가장 널리 사용되는 IC 설계용 개방형 참조 데이터베이스로, 표준 API도 지원됩니다. 이 데이터베이스는 EDA 회사와 반도체 설계자 및 제조업체 사이에 진정한 상호운용성을 도모하기 위해 개발되었습니다. 이것을 도입하면서 업계 전반에 걸쳐 설계 플로우 효율이 개선되었습니다.”

L-Edit과 IPKISS.eda의 통합은 IPKISS 개체를 OpenAccess 개체로 변환해주는 OpenAccess 플러그인을 사용하여 이루어졌습니다. 이 플러그인을 통해 IPKISS.eda 프레임워크가 OpenAccess 데이터베이스에서 파라미터화된 셀(P-Cell)을 인스턴스화할 수 있습니다. 설계자는 OpenAccess API를 통해 L-Edit에서 IPKISS P-Cell을 투명하게 인스턴스화할 수 있으므로, 셀과 L-Edit 및 IPKISS.eda 내의 셀 파라미터 간에 일대일로 매핑이 이루어집니다. 이 프레임워크는 또한 OpenAccess 데이터베이스 내의 LPP(Layer Purpose Pair)를 인코딩하여 L-Edit으로 읽을 수 있도록 합니다. 이 플러그인은 Si2의 oaScript를 사용하는데, 이것이 Python 스크립팅 언어와 OpenAccess 데이터베이스 사이에서의 인터페이스를 제공합니다.

IPKISS.eda 프레임워크에는 사용자 지정 L-Edit 매크로가 포함되어 광 회로를 설계하는 데 필요한 포토닉스 특정 기능을 제공합니다. 도파관 라우팅 및 도면 등이 좋은 예입니다. 이러한 매크로는 L-Edit의 UPI(User-Programmable Interface)와 OpenAccess 데이터베이스를 직접 사용합니다. UPI는 L-Edit 명령과 기능을 자동화, 사용자 지정 및 확장하기 위한 강력한 툴 세트를 제공합니다. 이러한 사용자 지정 매크로는 Python으로 기록되므로 프레임워크에 L-Edit 내 Python 해석기가 포함되어 있습니다.

샘플 사용 사례

이 솔루션의 상위 단계를 잘 나타내려면 샘플 사용 사례를 제시하는 것이 가장 좋습니다. 여기서 사용한 예는 2x2 광학 크로스바 스위치 설계(그림 4 참조)로, 이를 완전한 NxN 교차 연결 행렬로 확장할 수 있습니다. 격자 결합기가 네 개 있어 광학 신호를 섬유와 본딩 패드에 연결하여 전기 스티어링 신호와 접지용으로 사용합니다.




그림 4: 2x2 교차 연결 스위치 아키텍처.

이 설계의 구성 요소는 1x2 열광학 MZI(Mach-Zehnder Interferometer, 마하젠더 간섭계) 스위치입니다 (그림 5 참조). 1x2 분할기가 광학 신호를 MZI에 달린 두 개의 암으로 분리합니다. 암에 장착된 히터는 전기 신호에 의해 스티어링됩니다. 두 개의 암에 들어간 신호가 2x2 콤바이너로 결합되어 다음 단계에 제공됩니다.






그림 5: 열광학 MZI 스위치.

이 스위치를 설계하려면 설계자는 다음과 같은 단계를 따릅니다.


1. L-Edit을 사용하여 라이브러리에서 MZI 스위치 인스턴스를 끌어다 놓아 스위치를 구성하고, 구성 요소에 대하여 파라미터를 설정합니다. 라이브러리에 미리 정의된 도파관 정의, 섬유 결합기, 필터, 광결정(photoptic crystal), I/O 구성 요소와 팬 아웃(fan-out) 및 광 단국 등의 기능을 위한 컨테이너도 포함되어 있습니다.




2. 설계자는 L-Edit의 전각 와이어(All Angle Wire) 툴을 사용하여 포트를 플라이라인에 연결합니다.




3. 다음으로, 설계자는 자동 배선 솔루션을 통해 형태와 벤드를 제어하는 도파관을 생성하거나, 설계자의 의향에 따라 수동으로 배선할 수 있습니다. IPKISS.eda가 나노미터 그리드 수준까지 완벽히 일치하도록 광학 포트를 적절하게 정렬합니다.




- 설계자는 L-Edit 내에서 도파관 경로를 조절하고 교차점을 분석하거나 도입할 수 있습니다. 광 회로는 보통 하나의 배선 계층에서 구현되므로, 레이아웃의 회로 토폴로지에 대하여 즉시 시각적인 피드백을 얻을 수 있다면(예: 원치 않는 교차점) 설계 시간과 오류 발생 가능성을 모두 줄여줍니다. 필요한 경우 설계자가 라이브러리에서 교차 부품을 가져와 수동으로 삽입하고 이를 해당 스위치에 연결할 수 있습니다. 그런 다음 IPKISS.eda가 새 도파관을 생성합니다.



- 그러면 설계자가 본딩 패드를 추가하고 L-Edit의 직교 와이어(Orthogonal Wire) 툴 사용하여 이를 연결합니다.



- 설계자는 Tanner Calibre One nmDRC™에 L-Edit 인터페이스를 사용하여 회로가 DRC 규칙을 위반하는지 파운드리에서 제공한 규칙 데크에 비교해 보고 손쉽게 검증할 수 있습니다. 그런 다음 결과 브라우저 및 레이아웃과 상호작용을 주고 받습니다. 다만 IPKISS.eda에 포함된 지식으로 인해 곡선 형태를 배선할 때 일반적으로 발생하는 보편적인 DRC 위반 사항은 대부분 피할 수 있습니다.



7. 기능 검증의 경우, 설계자는 IPKISS.eda 내의 CAPHE 광 회로 시뮬레이터를 사용하여 장치, 연결 등에 따른 파라미터의 변동을 검증하고 교차점을 삽입하면 기능적 동작에 어떤 영향을 미치는지 알아볼 수 있습니다.

CAPHE 시뮬레이터는 광 회로를 주파수 또는 시간 영역에서 구축하여 시뮬레이션합니다. 포스트 레이아웃 시뮬레이션의 경우 레이아웃 편집기와 광학 시뮬레이터 사이를 자주 오가며 이용해야 하는데, CAPHE는 IPKISS와의 통합성이 매우 우수합니다. 설계자는 이러한 통합의 장점을 여러 가지 참신한 방법으로 활용할 수 있습니다. 예를 들어 설계자는 설계 자체에 회로 시뮬레이션을 이용하는 레이아웃을 구축할 수 있습니다. 일례로 링 직경을 회로 시뮬레이션을 사용해 계산하면 특정 광학 공명기에 맞출 수 있습니다. 이러한 통합으로 파라미터 구성 요소를 매우 스마트하게 만들 수 있으며 지식 정보를 L-Edit에서 직접 이용할 수 있기도 합니다. 필요한 경우, IPKISS.eda를 물리적 영역에 심층적으로 적용하여 각 셀에서 전자기 시뮬레이션을 실행함으로써 장치 모델을 구축할 수 있습니다.

결론

IPKISS 설계 프레임워크를 이용하면 회로 시뮬레이션과 PIC의 레이아웃 설계 플로우를 긴밀하게 통합할 수 있습니다. PIC 설계자는 레이아웃 단계부터 설계를 시작하면 되므로 매우 편리한데, 이는 설계 복잡성이란 본래 셀의 숫자가 아니라 셀의 다양성과 복잡성, 여러 셀 사이의 상호 연결에 기인하기 때문입니다. 레이아웃과 특정 구현 선택이 회로 동작에 큰 영향을 미치기 때문에, 설계자에게는 IPKISS.eda에서 제공하는 미세한 제어 기능이 필수적입니다. 프레임워크를 L-Edit과 통합하면 물리적 레이아웃의 연결성을 정의하고 반복 재현할 수 있으며 DRC 결과를 분석하고 효율적인 포스트 레이아웃 기능 검증도 수행할 수 있습니다. 게다가 이 모든 것이 단 하나의 제작 준비된 설계 환경 내에서 해결됩니다.

LUCEDA PHOTONICS 관련 정보



Luceda Photonix는 IC 엔지니어들이 전자 IC 설계자와 마찬가지로 제일 먼저 정답을 도출하는 우수한 설계 경험을 누리기를 바랍니다. Luceda Photonix는 PIC(Photonic Integrated Circuit, 광 집적 회로) 설계 분야에서 쌓은 50여 년의 경험을 바탕으로 톨과 서비스를 제공하고 있습니다.

Luceda 팀은 프로세스 설계 키트(PDK) 개발 및 PIC 설계와 검증에 관한 전문 지식을 보유하고 있어 이를 세계 유수의 연구 기관 및 산업 연구 개발(R&D) 팀에서 활용하고 있습니다.

최신 제품 정보는 당사에 문의하거나 홈페이지를 방문하세요. www.mentorkr.com

©2017 Mentor Graphics Corporation, all rights reserved. 이 문서는 Mentor Graphics Corporation 소유의 정보를 포함하며 이 전체 공지를 모든 사본에 명시한다는 전제하에 원래 수령인이 내부 업무용으로만 전체 또는 일부를 복제할 수 있습니다. 수령인은 문서를 수락함으로써 이 정보의 무단 사용을 방지하기 위해 모든 합당한 노력을 기울이는 데 동의합니다. 이 문서에 언급된 모든 상표는 각 소유자의 상표입니다.

Corporate Headquarters
Mentor Graphics Corporation
8005 SW Boeckman Road
Wilsonville, OR 97070 USA
Phone: +1.503.685.7000
Fax: +1.503.685.1204

Silicon Valley
Mentor Graphics Corporation
46871 Bayside Parkway
Fremont, CA 94538 USA
Phone: +1.510.354.7400
Fax: +1.510.354.7467

Europe
Mentor Graphics Deutschland GmbH
Arnulfstrasse 201
80634 Munich
Germany
Phone: +49.89.57096.0
Fax: +49.89.57096.400

Pacific Rim
Mentor Graphics (Taiwan)
11F, No. 120, Section 2,
Gongdao 5th Road
HsinChu City 300,
Taiwan, ROC
Phone: +886.3.513.1000
Fax: +886.3.573.4734

Korea
Mentor Graphics Korea Co. Inc.
Pangyo Mirae Asset Center
7F, 12, Pangyoyeok-ro 192beon-gil,
Bundang-gu, Seongnam-si,
Gyeonggi-do, Korea
Phone: +82.31.8061.0790
Fax: +82.31.8061.0789



MGC 06-17 TECH14620-w-KO

Sales and Product Information: sales_info@mentor.com