 Product
Overview
설계하고자하는 디자인이 점점 복잡해지고, 고객의 Time-to-market에 대한 요구가
증대하고, 디자인 품질에 대한 중요성이 커짐에 따라 Pre-silicon Validation에 대한 인식이
새로워지고
있습니다.
|
Market Situation
- Time-to Market Pressure
- 디자인이 끝날 수 있는 시점을 정확히 예측 해야 됨
- Quality Pressure
- 업무 진척 상황을 계량적으로 측정가능 해야 됨
- Cost Pressure
- First-pass Silicon success가 이루어 져야 됨
|
고객의 이러한 Pre-Silicon Validation에 대한 새로운 인식을 통하여
- 디자인이 언제 완벽하게 검증 될 수 있는지를 알고 싶어하고
- 가급적 빠르게 검증을 끝내고 싶어하며
- 중요한 re-design이 개발 마지막 단계에서 이루어지지 않기를 바라고 있습니다.
|
Pre-Silicon Validation 목적
- 디자인 마진(design sufficiency)검증(validation)
- 디자인의 정확성(correctness)검증
- Implementation의 정확성 검증
- 예상하지 못하는 system component interaction 문제 노출
|
이에 TransEDA사에서는 고객의 이러한 요구를 만족시켜줄 수 있는 다양한
Solution을 제공하고 있습니다.
Pre-Silicon Validation을 위한 TransEDA 기본방향
  Managing the Verification Process
- 디자인이 디자인 Standard에 적합 한지 여부 확인
- 디자인이 Simulatable, Synthesizable, Testable한지 여부 확인
- 디자인이 어느 정도의 Simulation이 행하여 졌는지 확인
- 디자인의 어느 부분이 Simulation을 필요로 하는지 확인
- 언제 Simulation을 마쳐야 하는지 결정 할 수 있슴
- 검출력을 높이면서 running time을 짧게 하기위한 test case 확인
|
