| 
HDL 설계와 ASIC과 FPGA를 위한 설계 S/W의 선두를 달리고 있는 기업인 Aldec사의
ASIC 설계용 Simulator인 Riviera 2004.04 version이 새로 release
되었습니다. 이번에 새로운 version이 release되면서 제품을 널리 알리고자 평가판을
배포하게 되었습니다. 아래의 그림을 클릭하여 평가판을 download받으시기 바랍니다.
이 평가판은 다음과 같은 제한이 있습니다.
Saving is disabled
Code Coverage is disabled
The maximum simulation time is limited to 10us
The number of simulation processes is limited to
1000
위와 같은 제한 없이 사용하시기를 원하시면 아래 링크된 주소를 클릭 하여 Full License를
신청하여 주시기 바랍니다. Full License를 신청하시면 12시간 내에 E-mail을 통해서
Full function license를 보내드리겠습니다
Full Evaluation
License 신청
※제품명은 Active-HDL로 하시고 관심항목의 기타란에 Rivera를 써 주시면 됩니다.
|
