:::::EDNC:::::

Active-HDL 특징

Design Entry

BDE (Block Diagram Editor)
FSM (Finite State Machine Editor)
HDE (HDL Design Editor)
Design Entry Tool에는 HDL, BDE, FSM을 제공 하고 있습니다. 또한 편리한 Wizard기능과 Language Assistant를 지원 하며 Block Diagram과 State Diagram으로 작성한 디자인은 자동으로 HDL 코드를 만들어 주는 Automatic generation HDL기능이 있어 다양한 소스를 활용 하여 보다 손쉽게 디자인 할 수 있는 환경을 제공 하고 있습니다.
그리고 저희 Active -HDL에서만 제공하는 기능으로서 FSM으로 작성한 디자인에 대해서는 여러분이 TestBench를 따로 만드실 필요가 없이 자동으 로 TestBench를 만들어 주는 ATPG(Auto Testbench Generation)기능을 지원 함으로서 디자인 개발에 있어 많은 시간을 단축 할 수 있습니다.

Debugging Tool

Code Coverage

Simulation시 현재 실행되어진 Line의 상태를 Graphical하게 Report함으로서 여러분의 디자인을 보다 효율적으로 검증할 수 있습니다.
Waveform viewer

Viewer 기능 뿐만 아니라 Editor도 가능 하여 Testbench작성시 이용 가능 합니다. 또한 Compare기능이 있어 Function Simulation Result와 Timing Simulation Result를 비교 하여 Timing Delay를 아래의 그림과 같이 간편 하게 볼 수 있습니다.
Show Event Source기능이 있어 Waveform에 있는 여러 Signal중 선택한 Signal에 대해서 직접 Source창으로 이동 하는 기능을 제공 하고 있어 Debugging시 용이 하게 사용할 수 있습니다.
Post-Simulation Debug

Simulation시 Signal의 정보를 Dump 파일로 저장 하여 off-line mode에서 Waveform에 선택 되지 않은 Signal도 볼 수 있어 Debugging시 어떠한 Signal을 보기 위해 다시 Simulation할 필요가 없어 Debugging시간을 단축할 수 있습니다.
Watch window, Process window and Call Stack window

Active-HDL 효과

편리한 사용 환경 (GUI)으로 단시간 내에 툴을 사용할 수 있습니다.
다른 EDA툴에 비해 가격이 저렴한 반면에 기능이나 성능 면에서 보다 우수 합니다.
Active-HDL은 Simulator와 Debug기능을 포함 하고 있습니다.
유용한 디버깅 기능 Post Simulation Debug, Testbench generation, Wave compare, Line Code Coverage등 이있어 Debugging이 용이 합니다.
Active-HDL은 Design, Simulation, Synthesis, P&R을 모두를 관할 한다.
Documentation 작성이 쉽습니다.
어떤 Simulator도 EDIF를 지원하지 않는 반면에 Active-HDL은 지원 함으로서 EDIF형태의 IP를 Simulation을 할 수 있다.
Server Farm기능을 제공 하고 있어 여러분의 PC를 효과적으로 사용 할 수 있습니다.