고객님 안녕하십니까?

HOME > PRODUCT > EDASolution > Orora Design

EDA Solution

Orora Design

Automatic Behavioral Model Generation from Analog Circuit Netlist

회사개요

1998년 3월에 설립된 Orora Design사는 미국 워싱톤주의 Redmond시에 본사를 두고 있으며, 아나로그 분야에서는 자동화가 불가능하다는 인식을 깨고 수동으로 설계된 아나로그 회로에 대한 행위모델, 즉 Verilog-A를 자동 추출하는 제품을 개발하여 미 국방성의 프로젝트를 수행하면서 계속 발전해 오고 있다. 2009년부터 완성된 상용화 제품을 전 세계에 크게 알리고 기술과 지원에 최선을 다하고 있다.

제품개요

아나로그 회로 설계 단계에는 자동화가 쉽지 않기 때문에 많은 설계자들과 고가의 툴들 그리고 가장 중요한 개발기간의 투자가 필수적이다. 개발된 디자인에 대한 검증에는 더욱 더 많은 투자가 들어가게 된다. 이를 궁극적으로 해결하기 위하여 개발된 회로를 입력으로 하여 상위의 설계모델인 Verilog-A의 디지털 형태로 회로를 출력하여 시뮬레이션을 하게 되면 수천 배까지 이르는 빠른 시뮬레이션을 수행하게 되고, 나아가 아나로그와 디지털이 혼재된 전체 디자인에 대한 Full Chip 시뮬레이션을 가능하게 한다. 아나로그 설계 분야에서는 세상에 처음으로 선보인 첨단의 자동화 기술로써 전 세계의 수많은 고객들로부터 환영 받고 있다.

제품소개

Arana 다운로드

  • Specification-driven model creation
  • Netlist-driven model generation
  • Pin-compatible with netlist
  • Automated hierarchical model validation
  • No testbench required to generate behavioral models
  • Automatically generate test benches for model validation
  • Technology-independent
  • Integrated with Cadence/Mentor/Synopsis
  • 100 to 1000 times faster than SPICE
  • Generate automatically formal analog assertions
  • User adjustable modeling accuracy

Arsyn 다운로드

  • Technology independent (can handle bulk and SOI CMOS, BiCMOS, SiGe BiCMOS, precision bipolar, GaAs, PHEMY, HBT,...)
  • Topology independent
  • Multi-objective optimization
  • Robustness: able to find solutions independent of starting points.
  • Efficiency: Arsyn is built on an architecture that combines local and global optimization engines incorporating design mining based history learning
  • Optimization over multiple process corners and mismatching
  • Visualization that helps designers to make the tradeoff among multiple performance targets
  • Uses analytic equation generators and custom equation interpreter
  • Ability to drive a design to match a specified response in either the time or frequency domain.
  • Ability to choose from a set of potential good solutions, instead of one optimized solution
  • Use automatically generated design equations, constraints and behavioral models
  • Open architecture
  • Incremental synthesis
  • Multiple objective design tradeoff analysis using Circuit Performance Radar Chart (CPRC)
  • Perform simultaneous device sizing, topology, and process selection
  • Handle various design constraints including both inequality and curve matching
  • Adaptive solution space control and quick determination of infeasible design specification

제품 소개자료

  • 프리젠테이션 자료
    • Arana 다운로드
    • Arsyn 다운로드

홈페이지

http://www.orora.com

상호 : (주)이디앤씨 | ED&C, LTD. : Electronic Design & Communications 주소 : 서울특별시 영등포구 양평동 3가 46번지 이앤씨드림타워 1114호
기업부설 연구소 : 1113호,    ATC (Authorized Training Center) : 701호
전화 : 02-2069-0099 FAX : 02-2628-0021
Copyright © (주)이디앤씨 All Rights Reserved.