2022년 12월 Verilog-HDL Basic and Simulation 교육

교육장 위치

교육 개요

Verilog-HDL Basic and Simulation 교육은 하드웨어 기술 언어인 Verilog 의 기초 문법 및 회로 설계 방법을 배우며, 나아가 설계한 Verilog Code 를 Simulator 제품인 Questa 를 통해 Simulation 하여 기능을 검증합니다.

교육 안내

• 교육의 효과를 높이기 위하여 선착순 10명으로 인원을 제한하고 있사오니 양지하시기 바랍니다.
  
• 교육 접수는 온라인신청으로 접수 받고 있습니다.
  
• 교육신청서는 교육시작일 일주일 전까지 접수되어야 합니다.
• 신청자 각각 등록해 주셔야 접수가 되오니, 한 회사에서 두 분 이상 같이 받을 경우 각자 등록해 주시기 바랍니다.
  
• 주차가 지원되지 않으므로 대중교통 이용 바랍니다.
• 자세한 문의는 당사로 전화문의 바랍니다.

등록비 및 교육비 안내

• • 등록비
    • 1만원(교재+식비) x 교육일수 (부가세 별도)
    • 등록비는 모든고객 유료 입니다.
    • 등록비는 본 페이지 하단에 있는 교육 신청서를 작성 후에 결제해 주시기 바랍니다.
    • 등록비는 교육 시작일 기준  7일 전까지 세금계산서 발행 또는 결제가 완료되어야 합니다.
    • 교육 시작일 기준  3일 전까지 접수된 취소 건에 한해서만 등록비 환불이 가능합니다. 이후 취소 건에 대해서는 등록비 환불이 불가합니다.

• • 교육비
    • 제품 구매 고객 : 무료교육
    • 유지보수 계약고객 : 무료교육(유지보수 기간 이내)

• 등록비 및 교육비 안내 페이지 바로가기
  

교육 시간

• 10 :00 ~ 17:00 (2일)
  

※ 교육 신청 접수가 마감되었습니다.