2018년 3월 Tessent MemoryBIST-TS Basic 교육

 
When:
2018/03/14 @ 10:00 – 2018/03/16 @ 17:00
2018-03-14T10:00:00+09:00
2018-03-16T17:00:00+09:00
Where:
이앤씨드림타워 315호
대한민국 서울특별시 영등포구 선유로
Cost:
등록비 및 교육비 안내 참조
Contact:
주민후 대리
02-2069-0099 (704)
HDS

교육장 위치

지도 크게 보기

 

교육 개요

Tessent MemoryBIST Basic 과정은 이론강의를 통하여 Tessent Memory BIST 구현 과정 및 흐름을 파악하고, 검증된 Hierarchical insertion flow에 따른 Lab. 을 활용하여 로직 구현 및 검증을 진행 해 볼 수 있습니다. 본 과정의 실습은 Tessent MemoryBIST(TMB) 2016.4(or 2015.3) 버전을 이용합니다. 교육은 3일 과정으로 진행됩니다.

교육 안내

  • 교육의 효과를 높이기 위하여 선착순 10명으로 인원을 제한하고 있사오니 양지하시기 바랍니다.
  • 교육 접수는 온라인신청으로 접수 받고 있습니다.
  • 교육신청서는 교육시작일 일주일 전까지 접수되어야 합니다.
  • 신청자 각각 등록해 주셔야 접수가 되오니, 한 회사에서 두 분 이상 같이 받을 경우 각자 등록해 주시기 바랍니다.
  • 주차가 지원되지 않으므로 대중교통 이용 바랍니다.
  • 자세한 문의는 당사로 전화문의 바랍니다.

등록비 및 교육비 안내

  • 등록비
    • 1만원(교재+식비) x 교육일수
    • 등록비는 모든고객 유료 입니다.
    • 부가세가 포함된 가격입니다.
    • 등록비는 본 페이지 하단에 있는 교육 신청서를 작성 후에 결제해 주시기 바랍니다.

  • 교육비
    • 제품 구매 고객 : 무료교육
    • 유지보수 계약고객 : 무료교육(유지보수 기간 이내)

교육 시간

  • 10 :00 ~ 17:00 (3일)
1일 오전 Module1 – Introduction to Tessent Memory BIST (1hr)
Module2 – Block Flow ETChecker (1hr)
오후 Module3 – Block Flow DFT Planning with ETPlanner (2hr)
Module4 – Block Flow ETAssemble and ETSignoff (2hr)
Module5 – Case Study: Storage Block (2hr)
2일 오전 Module6 – Case study: Cypher Block (2hr)
오후 Module7 – Memory BIST Hierarchical Top Level Flow (4hr)
Module8 – Verification (2hr)
3일 오전 Appendix – ETMemory Generation and Certify with Lab. (2hr)
오후 Appendix – ETLibrary Generation and Certify with Lab. (2hr)
Appendix – SDC/STA/Schematic (2hr)
Review – ARM Shared BUS, BIRA/BISR Repair, TSI, Migration LV-to-TS (2hr)

※ 교육 신청 접수가 마감되었습니다.

 Posted by at 13:05