교육 일정

교육장 위치   교육 안내 교육의 효과를 높이기 위하여 선착순 10명으로 인원을 제한하고 있사오니 양지하시기 바랍니다. 교육 접수는 온라인신청으로 접수 받고 있습니다. 교육신청서는 교육시작일 일주일 전까지 접수되어야 합니다. 신청자 각각 등록해 주셔야 접수가 되오니, 한 [...]

교육장 위치   교육 개요 HyperLynx SI for PADS 교육은 PADS Standard Plus license로 사용할 수 있는 HyperLynx SI의 일부 기능 사용법에 대해 다룹니다. 이 교육을 통해 HyperLynx SI의 LineSim(Pre-Layout)/BoardSim(Post-Layout)을 이용하여 signal integrity 및 crosstalk를 [...]

교육장 위치   교육 개요 PADS PRO Basic 교육은 매뉴얼 교육으로 Pro Designer / Pro Layout / Library 툴에 대한 사용법과 실습 위주의 교육입니다. 직접 라이브러리를 작성하여 회로도를 그리고, 그려진 회로도데이터를 Layout으로 넘겨 배선 및 [...]

교육장 위치   교육 개요 Verilog-HDL Basic and Simulation 교육은 하드웨어 기술 언어인 Verilog 의 기초 문법 및 회로 설계 방법을 배우며, 나아가 설계한 Verilog Code 를 Simulator 제품인 Questa 를 통해 Simulation 하여 기능을 [...]

교육장 위치   교육 개요 Tanner EDA 교육은 Analog/Mixed 반도체를 설계하는데 필요한 전반적인 툴(Tanner EDA Solution)에 대한 소개와 각 기능별 사용법에 대한 교육입니다. 설계 회로를 위한 회로 설계:S-EDIT, Mixed Signal 시뮬레이션:T-SPICE, 시뮬레이션 결과 파형 Viewer [...]

교육장 위치   교육 안내 교육의 효과를 높이기 위하여 선착순 15명으로 인원을 제한하고 있사오니 양지하시기 바랍니다. 교육 접수는 온라인신청으로 접수 받고 있습니다. 교육신청서는 교육시작일 일주일 전까지 접수되어야 합니다. 신청자 각각 등록해 주셔야 접수가 되오니, 한 [...]

교육장 위치   교육 안내 교육의 효과를 높이기 위하여 선착순 15명으로 인원을 제한하고 있사오니 양지하시기 바랍니다. 교육 접수는 온라인신청으로 접수 받고 있습니다. 교육신청서는 교육시작일 일주일 전까지 접수되어야 합니다. 신청자 각각 등록해 주셔야 접수가 되오니, 한 [...]

교육장 위치   교육 개요 Tessent IJTAG Basic 과정은 이론강의를 통하여 Tessent JTAG/IJTAG flow 구현의 과정 및 흐름을 파악하고, ICL/PDL 개념을 이해하며, 검증된 Hierarchical Insertion Flow에 따른 Lab. 을 활용하여 로직 구현 및 검증을 진행 [...]

교육장 위치   교육 개요 ModelSim/Questa HDL Simulation 교육은 Language 교육이 아닌 ModelSim/Questa 에 대한 전반적인 툴에 대한 소개와 사용법에 대한 교육으로 단순히 Compile, Simulation 방법 뿐만 아니라 ModelSim/Questa 에 포함되어 있는 여러 Debugging 기능 – [...]