3월 032017
복잡한 Analog/Mixed-Signal IC Design 설계를 위한 사용자 친화적인 Physical Layout.
Schematic Driven Layout (SDL) 기능으로 Schematic 과 일치하는 Layout 을 작성하여 CAD 관리자의 부담을 줄일 수 있으며, 유연한 License 체계와 독립된 구성으로 인해 손쉽게 구축하고 사용할 수 있습니다. 더불어, 매뉴얼 배선을 위해 아래와 같은 기능을 제공하고 있습니다.
- OA Support – import OA from Virtuoso
- Real-Time Net Flylines
- Nets & Pins Tracking
- ECO Tracking
- Geometry Marking/Highlighting By Net
- Photonics Support – Waveguide, Crossing insertion, Export netlist
- Windows 및 Linux 에서 사용 가능
Complete Hierarchical Physical Layout
Object-snapping, Node highlighting, Layout generators 와 Macro 지원을 포함한 다양한 편의 기능을 제공
Node Highlighed in Cascode mirror layout
Supports Critical Industry Standards
OpenAccess 의 읽기/쓰기 와 Schematic Driven Layout (SDL) 지원
T-SPICE, HSPICE, PSpice, Structural Verilog 와 CDL formats 의 Netlist 지원
Optimized Performance
빠른 렌더링 속도와 대화형 Real-Time Design Rule Checking (DRC) 기능
DRC Error Highlighed in Real Time
Extensive Array of Tool Options and Add-Ons
Tanner SDL Router 를 포함한 여러 모듈을 통해 Tanner L-EDIT IC Layout 의 기능을 확장 가능
Displaying GDS Properties
L-EDIT Photonics
Direct CAlibre/Calibre RVE Support with EVI
Tanner EVI ( External Verification Interface ) 를 이용하면 Tanner L-EDIT 내에서 Calibre Tool Set 을 완벽하게 통합하여 사용 가능